簡介

　　在過去的幾十年中，半導體行業已經采取了許多措施來改善基于硅 MOSFET (parasitic parameters)，以滿足開關轉換器(開關電源)設計人員的需求。行業效率標準以及市場對效率技術需求的雙重作用，導致了對于可用于構建更高效和更緊湊電源解決方案的半導體產品擁有巨大的需求。這個需求寬帶隙(WBG)技術器件應運而生， 如碳化硅場效應管(SiC MOSFET) 。它們能夠提供設計人員要求的更低的寄生參數滿足開關電源(SMPS)的設計要求。650V 碳化硅場效應管器件在推出之后，可以補充之前只有 1200V 碳化硅場效應器件設計需求，碳化硅場效應管(SiC MOSFET)由于能夠實現硅場效應管(Si MOSFET)以前從未考慮過的應用而變得更具有吸引力。

　　沒有免費的午餐　　碳化硅 MOSFET 越來越多用于千瓦級功率水平應用，涵蓋如通電源，和服務器電源，和快速增長的電動汽車電池充電器市場等領域。碳化硅 MOSFET 之所以有如此的大吸引力，在于與它們具有比硅器件更出眾的可靠性，在持續使用內部體二極管的連續導通模式(CCM)功率因數校正(PFC)設計， 例如圖騰功率因數校正器的硬開關拓撲中，碳化硅 MOSFET 可以得到充分利用。此外，碳化硅 MOSFET 也可應用更高的開關頻率，因而可以實現體積更小，更加緊湊的電源轉換器設計。

　　當然，世上是沒有免費午餐的，在內部體二極管和寄生參數方面，碳化硅 MOSFET 比硅 MOSFET 具有更多的優勢，但代價是在某些方面參數碳化硅 MOSFET 性能比較差。這就要求設計人員需要花時間充分了解碳化硅 MOSFET 的特性和功能，并考慮如何向新拓撲架構過渡。有一點非常明顯：碳化硅 MOSFET 并不是簡單地替換硅 MOSFET，如果這樣使用碳化硅 MOSFET 可能會導致效率下降而不是升高。

　　例如，碳化硅 CoolSiC 器件的體二極管正向電壓(VF)是硅 CoolMOS器件的四倍。如果不對電路進行相應調整，很有機會在諧振 LLC 轉換器上在輕負載時效率可能下降多達 0.5%。設計人員還應注意，如果要在 CCM 圖騰 PFC 設計中獲得最高的峰值效率，則必須通過打開碳化硅 MOSFET 溝道而不是只通過體二極管進行升壓。

　　另一個要考慮的因素是器件結殼熱阻，這方面 CoolMOS稍有優勢，由于 CoolSiC芯片尺寸較小，在相同封裝情況下，CoolSiC熱阻為 1.0K/W(IMW65R048M1H)，而 CoolMOS 則為 0.8K/W(IPW60R070CFD7)，但實證明這些熱阻的差異在實際設計中可以忽略。

　　在工作溫度范圍內導通電阻與硅器件比較

　　從器件參數上，設計人員可以快速明白碳化硅 MOSFET 其中好處之一，這個個參數是導通電阻 RDS(on)。在芯片溫度 100°C 時，CoolSiC有較低的倍增系數(multiplication factor，K)，約為 1.13，而 CoolMOS則為 1.67，這意味著在芯片溫度 100°C 時的工作溫度下，一個 84mΩ的 CoolSiC器件具有與 57mΩ CoolMOS器件相同的 RDS(on)。這也清楚地表明，僅僅比較數據手冊中硅 MOSFET 和碳化硅 MOSFET 的 RDS(on)并不能反應實際導通損耗的問題。在芯片溫度低范圍，CoolSiC由于其較低的斜率倍增系數和對溫度的低依賴性，讓 CoolSiC具有更高的擊穿電壓 V(BR)DSS，因此比硅器件具有更大優勢，這對于那些位于室外或需要在低溫環境中啟動的設備非常有幫助。

圖 1:在芯片溫度 25°C 工作溫度兩種器件導通電阻基本相當， 溫度對 CoolSiCRDS(on)的影響比 CoolMOS要低

　　與 CoolMOS驅動設計中相同，CoolSiC MOSFET 也可以使用 EiceDRIVER驅動集成電路。但是，應注意的是，由于傳輸特性的差異(ID 與 VGS)，CoolSiC這個器件的柵極電壓(VGS)應以 18V 驅動，而不是 CoolMOS使用的典型值 12V。這樣才可提供 CoolSiC數據表中定義的 RDS(on)，如驅動 CoolSiC電壓限制為 15V 時它的導通電阻值高出 18%。如果設計 CoolSiC電路時允許選擇新的驅動集成電路器，則值得考慮具有較高欠壓鎖定(約 13V)的驅動集成電路，以確保 CoolSiC 和系統可以在任何異常工作條件下安全運行。 碳化硅 MOSFET 的另一個優點是在 25°C 至 150°C 溫度之間，對傳輸特性的改變非常有限。

圖 2:在 25°C(左)和 150°C(右)的傳輸特性曲線表明，碳化硅 MOSFET 受到的影響明顯低于硅 MOSFET。

　　避免負柵極電壓

　　需要注意的一個問題是要確保不允許柵極 - 源極關斷電壓(VGS)變得負值過大。理想情況下，不應施加負的關斷電壓，但所以在實際設計電路時，設計工程師應在原型制作時進行檢查，將電路電壓振蕩降低不要讓振蕩電壓影響柵極 - 源極關斷電壓變成負值。當 VGS 低于 -2V，且持續時間超過 15ns，這樣可能出現柵極閾值電壓(VGS(th))漂移，導致 RDS(on)增大，以及整個應用生命周期內系統效率降低。負 VGS 出現的一個原因是由關斷時驅動集成電路和碳化硅 MOSFET 之間電路板寄生電感制造的柵源極電壓振蕩，這振蕩是由于碳化硅 MOSFET 關斷時電路板寄生電感有高速關斷電流(di/dt)通過所致。第二個常見原因是導通時由電容驅動的柵極 - 源極電壓，其源于半橋配置中第二個碳化硅 MOSFET 的高 dv/dt 開關。

　　硅 MOSFET 設計中在此類問題一般可以通過柵極驅動器和硅 MOSFET 柵極之間插入一個高阻值電阻，或找到一種減慢 di/dt 和 dv/dt 的方式來解決。不幸的是，這些方法會導致開關損耗增加和系統效率降低。而在使用碳化硅 MOSFET 時，只需在柵極和源極之間增加一個二極管電壓鉗位即可解決這一難題。

　　在碳化硅 MOSFET 的設計中，如果該振蕩問題是純電感性，降低振蕩方法是將碳化硅 MOSFET 源極分為電源極和驅動器源極，鉗位二極管連接碳化硅 MOSFET 柵極和驅動器源極之間。當然首選方法并使用開爾文源極(Kelvin source)封裝的碳化硅 MOSFET，特別在大電流應用中。例如，在 3.3kW 連續導通模式(CCM)圖騰 PFC 中，關斷電流可以達到 25A 至 30A.CoolSiC IMZA65R048M1H 的開通損耗 EON 比不使用開爾文源極封裝的相同 RDS(on)的 TO-247 封裝碳化硅 MOSFET， IMWA65R048M1H 能夠降低三倍。

圖 3:為避免碳化硅 MOSFET 的柵極電壓變為負值，應考慮使用二極管鉗位、或獨立的端和開爾文源極。

　　實現超過 99%的效率

　　在漏極 - 源極電壓 VDS 高于 50V 時，CoolSiC MOSFET 輸出電容 COSS 也比相對應的 CoolMOS MOSFET 更高，CoolSiC MOSFET 相對較大輸出電容 COSS 實際上可以降低關閉期間的過沖水平。對于這兩種器件技術，峰值 VDS， max 設置為數據表極限的 80%。CoolMOS需要一個高柵極電阻來滿足要求，這種方法導致上面已經提到的效率降低，但 CoolSiC設計則可以不使用這種電阻方案，因而進一步簡化了設計和布局以及它們的應用場景。這種好處取決于設計人員能否降低電路板寄生參數的實現。

　　碳化硅 MOSFET 的 QOSS 特性也有利于硬開關和諧振開關拓撲架構。與硅 MOSFET 相比，碳化硅 MOSFET 的電荷 QOSS 降低了 75%，因此所需的放電時間更少，這會降低 CCM 圖騰柱 PFC 的 Eon 損耗。而且，雖然 CoolMOSCFD/CFD7 系列的 Qrr 比上一代 CoolMOS CFD 改進了十倍，但 CoolSiC的 Qrr 參數再比 CoolMOS CFD/CFD7 的 Qrr 又降低了五到十倍。這意味著，通過使用 48mΩCoolSiC器件，對于 3.3kW CCM 圖騰 PFC 而言，可以實現 99%以上的效率，而在 Dual Boost PFC 設計中使用 CoolMOS的最佳效率只能達到 98.85%的峰值。而且，盡管碳化硅 MOSFET 成本較高，但如果比較兩種設計方法的物料清單(BOM)，結果是碳化硅 MOSFETSiC 解決方案物料清單相對的減少，可提供更具成本競爭力，而效率高達 99%的解決方案。

圖 4:即便是 107mΩ的 CoolSiC CCM 圖騰 PFC 其效率也接近 99%，多數情況下性能都可超過最佳的 CoolMOS Dual Boost PFC 方案。

　　總結

　　多年來，盡管硅 MOSFET 的技術進步使其在寄生參數方面取得了顯著改善，但硅的基本物理學特性仍然在阻礙著其性能的進一步提高，這限制了創新且又簡單的拓撲結構應用，因而也阻礙了可持續綠色高效率的拓撲發展。本文討論的碳化硅 MOSFET 技術在應用中同樣也存在挑戰，并非所有碳化硅 MOSFET 寄生特性都比硅 MOSFET 為好。但是，這種技術確實能夠提供許多優勢，加上在硬開關應用中的牢固性，使其值得在更高效電源轉換應用中考慮采用。650V CoolSiC系列的推出令這些優勢更加明顯，從而使碳化硅 MOSFET 技術在將功率轉換效率推向更高極限的同時，在經濟方面也更加切實可行。